一款高效率的线性稳压器
来源:鹅电竞直播 发布时间:2024-06-01 12:25:42
详情
为了满足稳定性及启动时大的浪涌电流要求,对稳压器的压降有严格的限制,而且还需配备体积较大、效率较低的输出电容,因此多年来,在较高电流(超过
在较高电流应用中使用线性稳压器的主体问题在于效率低下,其效率可通过VOUT/VIN计算得出。线性稳压器中的功率损耗(PLOST)大多数来源于其封装,该功率损耗可以通过如下公式计算得出:
TO-263或D2PAK封装是可用于线性稳压器的最大表面贴装封装。如果不计气流的话,该封装的最大功耗大约为2.75W(假设该封装与一块较大的铜板焊接在一起用于散热)。许多配备了PMOS旁路元件的高电流“低压降”线性稳压器的最小输入电压范围为2.5V~2.7V,其不仅能为内部LDO驱动电路供电,而且还足以驱动PMOS FET来提供较高的输出电流。
由于额外气流和/或需要对稳压器所产生的热量进行外部散热,因此,在输出电压低于1.8V和输出电流大于2.5A时使用带有PMOS旁路元件的线性稳压器就会显得不便,并且成本也会增加。
与类似的额定电流PMOS FET相比,NMOS FET本身就具有较低的rDS(on),因此NMOS FET旁路元件只需较低的VIN-VOUT压降即可提供相同强度的电流。然而,基于NMOS的稳压器的源极跟随器结构要求,FET栅极电压至少为一个高于输出电压的阈值压降(通常为1V)。稳压器需要一个内部充电泵来提供更高的栅极驱动电压,或一个由电路中现有的5V或3.3V偏置电源产生的二次低功耗输入轨,这就是开发双输入轨、基于NMOS旁路元件的TPS74x01系列线性稳压器的原因。
如图1所示,TPS74x01稳压器具有两个输入电压,其中一个用来提供低电流偏置电压以驱动控制NMOS旁路器件的内部电路,另一个用来进行二次功率输入。由于所有的内部电路均使用较高的BIAS输入电压运行,因此旁路元件能通过一个低压输入电源实现稳压。实际上,输入功率IN只受输出电压和器件压降的限制。
TPS74x01有两种不同的压降规范,第一种被称为VIN压降,其专门针对那些希望能够通过使用外部偏置电压来实现低压降的用户。该规范假设了VBIAS至少比VOUT高1.62V。此类应用中,FPGA收发器通常用低纹波、1.2V、3A的电源轨,该收发器内部1.5V和3.3V的开关电源分别提供输入电压和偏置电压。在此结构中,55℃时功耗为1.9W的33mm QFN封装功耗仅为(1.5V-1.2V)3A=0.9W,进而达到了1.2V/1.5V=80%的效率。
第二种规范被称为VBIAS压降,该规格的压降专门针对那些希望将IN和BIAS引脚绑定在一起的用户。这样就可将该器件用于无辅助偏置电压或不要求低压降的应用中。因为VBIAS要为旁路FET提供栅极驱动,所以VBIAS必须要比VOUT高1.4V,同时压降受限于应用中所使用的BIAS。例如TPS74201可通过一个效率为66%(3.3V/5V)的5V电压轨提供一个3.3V、1.0A的软启动电源(稍后将作讨论),并且功耗为:
由于输出电容与负载阻抗生成的其中一个控制环路极点的频率位置会随着输出电流的变化而变化,到目前为止,线性稳压器环路稳定性对模拟IC设计人员而言还是一个难题。在源跟随器结构中,具有NMOS旁路元件的稳压器更易于实现功率补偿,因为在共源结构中,其输出阻抗低于相近功率的PMOS稳压器。这就从另一方面代表着NMOS稳压器的移动极点频率高于同类额定功率PMOS,即远高于内部误差放大器极点。确保稳定性的传统方法,一是在低频下逐步减少控制环路的响应,由此减少瞬态响应;二是利用具有若干等效串联电阻(ESR)的输出电容产生的零电位抵消移动极点。采用专利反馈控制拓扑技术的TPS74x01系列的VBIAS为3.3V、VIN为1.8V并且VOUT为1.5V,无需输出电容就可以实现快速瞬态响应(请参见图2),同时在与具有ESR的较大电容共同工作时仍然能保持稳定。在负载瞬态之后没有输出电压振铃,这表明稳压器在没有输出电容的情况下非常稳定。
由于TPS74x01系列产品在没有输出电容的情况下较为稳定,且瞬态响应比较快,该功率器件的本地旁路电容能够完全满足许多FPGA以及DSP的要求。因此,由于不再需要用于电源轨的大型电容器,以此来降低了解决方案的总成本。
许多传统的线性稳压器启动速度均较快,是因为其反馈环路可以感应到低输出电压并开启旁路FET。对某些应用而言,快速启动是必要的,但是这样的快速启动会引起较大的浪涌电流(浪涌电流甚至达到了该器件的额定电流极限值),并对输出电容进行充电。该高电流可能会破坏输入电源总线,并且会导致一些系统级故障。为实现可减少启动过程中的峰值浪涌电流并最小化输入电源总线监控的启动瞬态的线性、单调的软启动,TPS74201和TPS74401误差放大器将对外部软启动电容的电压斜坡值进行跟踪,直到电容器电压超过内部参考电压。软启动斜坡时间取决于软启动充电电流(ISS)、软启动电容(CSS)以及内部参考电压(VREF),其计算公式如下:
TPS74301版本采用TRACK引脚,而不是SS引脚。如图3所示,在一个连接至TRACK的外部电源,使用一个电阻分压器中心抽头,TPS74301的输出电压将跟踪外部电源直至TRACK电压达到0.8V。该特性可用于实施同步或比例排序。该特性还有助于最小化ESD结构中Core和许多处理器I/O电源引脚和/或管理集成上电复位电路之间的应力。通过将集成的PG信号连接至跟随电源的EN引脚,所有TPS74x01系列新产品均可简化顺序排序的实施。
TPS74x01系列产品均带有一个双输入轨并具有低压降的特点,该系列产品使线性稳压器比开关稳压器更胜一筹,其不但能够减小电路板的尺寸并减少相关成本,还可以高效地提供许多较低电压和更高输出电流的电源轨。该系列新产品还拥有其他的一些特性,这中间还包括可控软启动、跟踪和集成PG,能处理过去一直困扰线性稳压器的启动问题。再加上可最少化输出电容总数量的快速瞬态响应等特性,该器件可帮助您拥有近乎理想的DC/DC转换器。